Sistemas inteligentes reconfigurables
Clave: 11A6304
No. de horas: 72
Créditos: No disponible
Tipo de asignatura: Optativa
Fecha de elaboración: 2017-11-27
Objetivo general:
El alumno estará capacitado para desarrollar, programar, y construir sistemas inteligentes reconfigurables de alto rendimiento mediante la integración de IP-cores, con procesadores duros y suaves. Aprenderá a desarrollar sistemas multinúcleo y su programación con lenguajes de alto nivel.
Temas:
- Introducción.
- Implementación de funciones matemáticas.
- Desarrollo de IP Cores.
- Codiseño y cosimulación de sistemas en FPGAs.
- Implantación de sistemas operativos en FPGAs.
- Procesamiento multinúcleo en sistemas basados en FPGAs.
- Optimización numérica.
- Controladores difusos empotrados.
- Redes neuronales empotradas.
- Hardware evolutivo.
Bibliografía:
[1] Ian Grout, Digital System Design with FPGAs and CPLDs, Ed. Mewnes. UK, 2008.
[2] Steve Kilts, Advanced FPGA Design,Architecture, Implementation, and Optimization. Ed. Wiley-Interscience, USA,2007.
[3] Ryan Dastner, Anup Hossangadi,Farzan Fallah, Arithmetic Optimization Techniques for Hardware and SoftwareDesign, Ed. Cambridge University Press, USA, 2010.
[4] Amos R. Omondi, Jagath C. Rajapakse, FPGA Implementation of Neural Networks, Amos R. Omondi, Jagath C. Rajapakse, Springer, USA, 2010.
[5] Ronald Sauss and Andrew G. Schmidt,Embedded Systems Design with Platform FPGAs: Principles and Practices Morgan Kaufmann, 1st. Edition. USA. 2010.
[6] Scott Hauck, A. DeHon,Reconfigurable Computing: The theory and Practice of FPGA-Based Computation (Systems on Silicon), Morgan Kauffman, USA. 2007.
[7] Moayed Almobaied, Fuzzy Logic SpeedControllers Using FPGA Technique: For Three-Phase Induction Motor Drives, LAP LAMBERT Academic Publishing, USA, 2011.
[8] Tetsuya Higuchi, Yong Liu, Xin Yao(Eds), Evolvable Hardware (genetic and Evolutionary Computation),Ed. Springer, USA, 2010.